ECL (Emitter Coupled Logic) による論理和 (OR) や論理積 (AND) の実現方法

ECL（Emitter Coupled Logic）を用いてORやAND等の基本ロジックを作ります。
ECLがなんぞや？という方は、まずはこちらの記事をご覧ください
https://miscellaneous.tokyo/blog/ecl/

ECLによるORの実現方法

ECLの基本となるロジックはORです。
ORの実現方法は２通りあります。

入力トランジスタを並列に接続する方法

第１のORの実現方法は、トランジスタを並列に接続する方法です。

Q1とQ2をご覧ください。エミッタとコレクタを共通にして、並列接続しています。
Q1のベースには入力A、Q2のベースには入力Bを接続します。Q3のベースには、閾値VBBを入力します。

まず、AがHレベル、BがLレベルの場合を考えてみます。AはVBBより高い電圧なので、電流源で引っ張っている電流は、全てQ1を通ります。また、この電流はR1を通ります。よって、R1で電圧降下が起こり、Q5のベースやエミッタは、Lレベルになります。
R2には、電流が流れないので、R2では電圧降下が起こりません。よって、Q4のベースやエミッタはHレベルになります。

AがLレベル、BがHレベルの場合も電流はR1通ることが確かめられます。よって、Q4のエミッタがH、Q5のエミッタがLレベルになります。

更に、AがHレベル、BがHレベルの場合を考えます。電流は、Q1またはQ2を通りますが、その合計値は電流源と同じ値になります。また、この合計電流がR1を通りますので、出力論理は変わりません。

最後に、AとBがLレベルの場合を考えます。このときは、VBBの方が高い電圧になるので、電流は、Q3及びR2を通ります。よって、R2で電圧降下が起きて、Q4のエミッタがLレベルになります。R1には電流が流れないので、Q5のエミッタはHレベルになります。

B	A	Q4のエミッタ	Q5のエミッタ
L	L	L	H
L	H	H	L
H	L	H	L
H	H	H	L

真理値表を書くと、Q4のエミッタ出力がOR、Q5のエミッタ出力がNORであることが確かめられます。

ICの中では、この方法でORが実現されます。残念なことに、ICの外では実現することができません。

ワイヤードORによる方法

第２のORの実現方法は、ワイヤードOR（ワイヤード・オア）による方法です。２つのエミッタフォロワ出力を接続して構成します。

左半分の回路は、入力Aに対するバッファ及びインバータです。Q8の出力がバッファで、Q9の出力がインバータです。
右半分の回路は、入力Bに対するバッファ及びインバータです。Q12の出力がバッファで、Q13の出力がインバータです。

ここで、Q8とQ12のエミッタ同士、Q9とQ13のエミッタ同士を接続しておきます。

さて、AにHレベル、BにLレベルを入力した場合を考えてみます。
このとき、Q8とQ12のエミッタ出力を考えると、機能はバッファなので、それぞれHレベルとLレベルを出力するはずです。しかし、出力が接続されているので、電圧は１つの値しかとることができません。すなわち、この地点にはQ8から電圧が供給されてHレベルになります。このと、Q12はベースがLレベル、エミッタがHレベルになるので、オフしています。

AにLレベル、BにHレベルを入力した場合も同様に考えると、Q8及びQ12のエミッタがHレベルになります。

AにHレベル、BにHレベルを入力した場合は、どちらもHレベルを出力するので、結局Hレベルが出力されます。

AにLレベル、BにLレベルを入力した場合は、どちらもLレベルを出力するので、Lレベルが出力されます。

B	A	Q8, Q12のエミッタ	Q9, Q13のエミッタ
L	L	L	H
L	H	H	H
H	L	H	H
H	H	H	L

真理値表に表すとQ8及びQ12のエミッタ出力はORになっていることが確認できます。

このように、エミッタ出力同士を結合して、ORを作るテクニックをワイヤードOR（Wired-OR）と言います。ワイヤードORは、ICの外で実現することができます。また、３つ以上の出力のORを取ることもできます。

さて、ここで、Q9とQ13のエミッタについても考えておきます。
Q9はAのインバータ、Q13はBのインバータで、それがワイヤードORになっているので、式で表すと、

   

となります。よって、NANDであることが分かります。

ECLによるANDの実現方法

ANDの実現方法も２通りあります。

シリーズ・ゲーティング（series gating）回路

第１のANDの実現方法は、シリーズ・ゲーティング回路です。日本語では縦積み回路と呼ばれていると思います。

今、この回路のAとBに、それぞれHレベルが入力されたときの動作を考えてみます。
先ず、Bの入力は、Q16のエミッタフォロワによりVBEだけレベルシフトされてQ17のベースに供給されます。一方、閾値電圧VBBがQ19のエミッタフォロワによってVBEだけレベルシフトされてQ18のベースに供給されます。この結果、Q17のベース電圧の方が高いので、電流源で引っ張られている電流は、Q17を通ることになります。
次に、Aの入力はQ14のベースに供給され、これは、Q15のベースに供給されている閾値電圧VBBと比較されます。この結果、Q14のベース電圧の方が高いので、Q17を通った電流はQ14を通ることになります。さらにこの電流はR9を通ることになり、電圧降下を発生させます。この結果、Q21の出力がLレベルになります。
R10には電流が流れないので、電圧降下が発生せず、Q20の出力はHレベルになります。

次にAがLレベルでBがHレベルの場合を考えてみます。
電流がQ17を通ることは変わりません。しかし、Q14のベース電圧よりQ15のベース電圧の方が高くなるので、Q17を通った電流はQ15及びR10を通ることになります。この結果、Q20の出力がLレベル、Q21の出力がHレベルになります。

さらに、Bの入力がLの場合を考えてみます。
この場合は、Q17のベース電圧よりQ18のベース電圧の方が高くなるので、電流はQ18及びR10を通ることになります。この結果、やはり、Q20の出力がLレベル、Q21の出力がHレベルになります。
このとき、Aの入力はHレベルでもLレベルでも関係ありません。

B	A	Q20のエミッタ	Q21のエミッタ
L	L	L	H
L	H	L	H
H	L	L	H
H	H	H	L

真理値表に表すと、Q20のエミッタ出力はAND、Q21のエミッタ出力はNANDであることが分かります。

コレクタ・ドット（collector dotting）回路

第２のANDの実現方法は、コレクタ・ドット回路です。

ドット回路の語源は分かりませんでした。
ともかく、図のように、Q22とQ23のコレクタを接続した回路を考えてみます。このとき、R14に電流が流れずに、Q26の出力がHレベルになる条件は、左側の電流源の電流がR13を通り、右側の電流源の電流がR15を通る場合だけです。それぞれ、入力AがHレベル、入力BがHレベルの場合であり、AとBのANDということになります。

ここで、気をつけたいことは、AとBがどちらもLレベルの場合、左右の電流源の電流値の和がR14を流れる可能性が出てきます。すると、電圧降下が通常の倍の値となり、Q26のLレベルが仕様を満たさなくなります。
また、Q22やQ23のVCEが小さくなって飽和領域に入り、高速動作に支障が出ます。
これらの不具合を防ぐため、R16とQ25を付け加える必要があります。すなわち、R14の電圧降下が一定のレベルに達したらQ25をONさせて、過剰電流をバイパスさせることにより、出力電圧をそれ以下に下げない仕組みを構成します。

ECLによるEXORの実現方法

今までに示した回路で、NORやNANDが実現できることを示しました。したがって、全ての組み合わせ論理回路が組めることになります。
ただ、シリーズ・ゲーティング回路が分れば、EXORを理解するのは容易ですので、ここに示します。

ほら、AND回路とほとんど同じ構成です。ただし、簡単にするため、入力Bのレベルシフトと出力のエミッタフォロワは省きました。

まず、入力Aと入力Bが共にHの場合を考えます。
BがHなので、電流はQ27を通ります。また、AがHなので、Q27を通る電流はQ29を通り、さらにR17を通ります。すると、R17で電圧降下が起きるので、上側の出力がLレベルになり、下側はHレベルになります。

次に、Bの入力を反転させて、AがH、BがLの場合を考えます。
今度は、Q27のベース電圧が低くなるので、電流はQ28を通ります。
入力Aは、Q32につながっているので、電流はこちらを通り、さらにR18を通ります。すると、R18につながっている下側の出力がLレベルになり、上側の出力はHレベルになります。

この状態で、さらにAの入力を反転させると、出力論理が反対になることは容易に確かめられます。

結局、真理値表を書くと次のようになり、EXORであることが確かめられます。

B	A
L	L	L	H
L	H	H	L
H	L	H	L
H	H	L	H

まとめ

ECLでOR、AND、EXORを実現する回路構成について述べました。